DDR 规范的 DC 和 AC 特性
对于任何一种接口规范的设计,首先要搞清楚系统中传输的是什么样的信号,也就是驱动器能发出什么样的信号,接收器能接受和判别什么样的信号,用术语讲,就是信号的DC和AC特性要求。
在DDR规范文件JEDEC79R的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V,Vref=+1.25V±0.05V,VTT=Vref±0.04V.
在我们的实际设计中,除了要精确设计供电电源模块之外,还需要对整个电源系统进行PI仿真,而这是高速系统设计中另一个需要考虑的问题,在这里我们先不讨论它,暂时认为系统能够提供稳定的供电电源。
除DC特性外,我们还应该注意规范中提到的AC特性,所谓AC特性,就是信号在高速利转状态下所表现出的动态变化特性。DDR规范中第60页,对外于云态变化的地址信号、控制信号及数据信号分别给出了交流特性的要求。为方便读者,现把规范中对干信号交流特性的要求复制到这里,作为高速系统设计的一部分,要确保在我们的系统中,所有处于高速工作状态下的DDR信号要符合这个AC特性规范。 DDR4参数测试参考解决方案.信号完整性测试DDR一致性测试哪里买

JEDEC组织发布的主要的DDR相关规范,对发布时间、工作频率、数据 位宽、工作电压、参考电压、内存容量、预取长度、端接、接收机均衡等参数做了从DDR1 到 DDR5的电气特性详细对比。可以看出DDR在向着更低电压、更高性能、更大容量方向演 进,同时也在逐渐采用更先进的工艺和更复杂的技术来实现这些目标。以DDR5为例,相 对于之前的技术做了一系列的技术改进,比如在接收机内部有均衡器补偿高频损耗和码间 干扰影响、支持CA/CS训练优化信号时序、支持总线反转和镜像引脚优化布线、支持片上 ECC/CRC提高数据访问可靠性、支持Loopback(环回)便于IC调测等。吉林DDR一致性测试销售DDR4 一致性测试平台插件。

DDR4/5与LPDDR4/5 的信号质量测试
由于基于DDR颗粒或DDR DIMM的系统需要适配不同的平台,应用场景千差万别, 因此需要进行详尽的信号质量测试才能保证系统的可靠工作。对于DDR4及以下的标准 来说,物理层一致性测试主要是发送的信号质量测试;对于DDR5标准来说,由于接收端出 现了均衡器,所以还要包含接收测试。
DDR信号质量的测试也是使用高带宽的示波器。对于DDR的信号,技术规范并没有 给出DDR信号上升/下降时间的具体参数,因此用户只有根据使用芯片的实际快上升/ 下降时间来估算需要的示波器带宽。通常对于DDR3信号的测试,推荐的示波器和探头的带宽在8GHz;DDR4测试建议的测试系统带宽是12GHz;而DDR5测试则推荐使用 16GHz以上带宽的示波器和探头系统。
对DDR5来说,设计更为复杂,仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证,比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。
DDR的读写信号分离
对于DDR总线来说,真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的,读信号的测量要参考读时序的要求,写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试,第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料: JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说,DQS和DQ间的时序关系是不一样的。 DDR4存储器设计的信号完整性。

工业规范标准,Specification:如果所设计的功能模块要实现某种工业标准接口或者协议,那一定要找到相关的工业规范标准,读懂规范之后,才能开始设计。
因此,为实现本设计实例中的DDR模块,需要技术资料和文档。
由于我们要设计DDR存诸模块,那么在所有的资料当中,应该较早了解DDR规范。通过对DDR规范文件JEDEC79R]的阅读,我们了解到,设计一个DDR接口,需要满足规范中规定的DC,AC特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读,如何在设计中满足设计要求。 寻找能够满足您的 DDR 和存储器需求的特定解决方案。信号完整性测试DDR一致性测试哪里买
4代DDR之间有什么区别?信号完整性测试DDR一致性测试哪里买
DDR地址、命令总线的一致性测试
DDR的地址、命令总线的信号完整性测试主要测试其波形和时序参数。地址总线An、 命令总线/RAS、/CAS、/WE、/CS需要测试的信号品质主要包括:Vmax (最大电压值);Vmin (小电压值);Overshoot (过冲)和Undershoot (下冲)的持续时间的大值;Slew Rate (斜率);Ringback (回沟)等。还需要测试相对于时钟边沿的Setup Time (建立时间)和Hold Time (保持时间)。建立时间和保持时间的定义如图7.134所示,其中加为建立时间,如为 保持时间,针对DDR400,加和如为0.7ns。
信号完整性测试DDR一致性测试哪里买
DDR5的接收端容限测试 前面我们在介绍USB3 . 0、PCIe等高速串行总线的测试时提到过很多高速的串行总线 由于接收端放置有均衡器,因此需要进行接收容限的测试以验证接收均衡器和CDR在恶劣 信 号 下 的 表 现 。 对 于 D D R 来 说 , D D R 4 及 之 前 的 总 线 接 收 端 还 相 对 比 较 简 单 , 只 是 做 一 些 匹配、时延、阈值的调整。但到了DDR5时代(图5 . 19),由于信号速率更高,因此接收端也 开 始 采 用 很 多 高 速 串 行 总 线 中 使 用 的 可 变 增 益 调 整 以 及 均 衡 器 技 术 , 这 也 使 得 ...