自动化一致性测试
因为DDR3总线测试信号多,测试参数多,测试工作量非常大,所以如果不使用自动化 的方案,则按Jedec规范完全测完要求的参数可能需要7〜14天。提供了全自动的DDR测试 软件,包括:支持DDR2/LPDDR2的N5413B软件;支持DDR3/LPDDR3的U7231B软件; 支持DDR4的N6462A软件。DDR测试软件的使用非常简便,用户只需要 按顺序选择好测试速率、测试项目并根据提示进行参数设置和连接,然后运行测试软件即可。 DDR4测试软件使用界面的例子。 寻找能够满足您的 DDR 和存储器需求的特定解决方案。解决方案DDR一致性测试商家
如果PCB的密度较高,有可能期望测量的引脚附近根本找不到合适的过孔(比如采用双面BGA贴装或采用盲埋孔的PCB设计时),这时就需要有合适的手段把关心的BGA引脚上的信号尽可能无失真地引出来。为了解决这种探测的难题,可以使用一种专门的BGAInterposer(BGA芯片转接板,有时也称为BGA探头)。这是一个专门设计的适配器,使用时要把适配器焊接在DDR的内存颗粒和PCB板中间,并通过转接板周边的焊盘把被测信号引出。BGA转接板内部有专门的埋阻电路设计,以尽可能减小信号分叉对信号的影响。一个DDR的BGA探头的典型使用场景。解决方案DDR一致性测试商家DDR眼图读写分离的传统方法。
10Gbase-T总线测量为例做简单介绍。
10Gbase-T总线的测量需要按照图7-128来连接各种仪器和测试夹具。
10Gbase-T的输岀跌落/定时抖动/时钟频率要求用实时示波器测试;线性度/功率谱密度 PSD/功率电平要求用频谱分析仪测试;回波损耗要求用网络分析仪测试。
需要自动化测试软件进行各种参数测试,一般这个软件直接装在示波器内置的计算机里。 没有自动测试软件,测试是异常困难和耗时的工作。
测试夹具是测试系统的重要组成部分,测试仪器公司或一些专业的公司会提供工业标准 总线所用的测试夹具。当然也可以自己设计,自己设计时主要关注阻抗匹配、损耗、串扰等 电气参数,以及机械连接方面的连接可靠性和可重复性等可操作性功能。
在进行接收容限测试时,需要用到多通道的误码仪产生带压力的DQ、DQS等信号。测 试 中 被 测 件 工 作 在 环 回 模 式 , D Q 引 脚 接 收 的 数 据 经 被 测 件 转 发 并 通 过 L B D 引 脚 输 出 到 误码仪的误码检测端口。在测试前需要用示波器对误码仪输出的信号进行校准,如DQS与 DQ的时延校准、信号幅度校准、DCD与RJ抖动校准、压力眼校准、均衡校准等。图5.21 展示了一整套DDR5接收端容限测试的环境。
DDR4/5的协议测试
除了信号质量测试以外,有些用户还会关心DDR总线上真实读/写的数据是否正确, 以及总线上是否有协议的违规等,这时就需要进行相关的协议测试。DDR的总线宽度很 宽,即使数据线只有16位,加上地址、时钟、控制信号等也有30多根线,更宽位数的总线甚 至会用到上百根线。为了能够对这么多根线上的数据进行同时捕获并进行协议分析,适 合的工具就是逻辑分析仪。DDR协议测试的基本方法是通过相应的探头把被测信号引到 逻辑分析仪,在逻辑分析仪中运行解码软件进行协议验证和分析。 DDR、DDR2、DDR3 和 DDR4 设计与测试解决方案;
通常测量眼图很有效的一种方法就是使用示波器的眼图测量功能,即用时钟做触发对数 据信号进行累积,看累积结果的差情况是否在可以容许的范围内。但遗憾的是,想用这种 方法直接测量DDR的信号质量非常困难,因为DDR信号读写时序是不一样的。
可以看到,写数据(DQ)的跳变位置对应着锁存信号(DQS)的中心,而 读数据的跳变位置却对应着锁存信号的边沿,而且在总线上还有三态,因此如果直接用DQS 触发对DQ累积进行眼图测量的话,会得到的结果。 DDR眼图测试及分析DDR稳定性测试\DDR2一致性测试;四川DDR一致性测试安装
DDR4 和 LPDDR4 发射机一致性测试应用软件的技术指标。解决方案DDR一致性测试商家
DDR时钟总线的一致性测试
DDR总线参考时钟或时钟总线的测试变得越来越复杂,主要测试内容可以分为两方面:波形参数和抖动。波形参数主要包括:Overshoot(过冲);Undershoot(下冲);SlewRate(斜率);RiseTime(上升时间)和FallTime(下降时间);高低时间;DutyCycle(占空比失真)等,测试较简单,在此不再赘述。抖动测试则越来越复杂,以前一般只是测试Cycle-CycleJitter(周期到周期抖动),但是当速率超过533MT/S的DDR2&3时,测试内容相当多,不可忽略。表7-15是DDR2667的规范参数。对这些抖动参数的测试需要用软件实现,比如Agilent的N5413ADDR2时钟表征工具。测试建议用系统带宽4GHz以上的差分探头和示波器,测试点在DIMM上靠近DRAM芯片的位置,被测系统建议运行MemoryTest类的总线加压软件。 解决方案DDR一致性测试商家
克劳德高速数字信号测试实验室 一个实际的DDR4总线上的读时序和写时序。从两张图我们可 以看到,在实际的DDR总线上,读时序、写时序是同时存在的。而且对于读或者写时序来 说,DQS(数据锁存信号)相对于DQ(数据信号)的位置也是不一样的。对于测试来说,如果 没有软件的辅助,就需要人为分别捕获不同位置的波形,并自己判断每组Burst是读操作还 是写操作,再依据不同的读/写规范进行相应参数的测试,因此测量效率很低,而且无法进行 大量的测量统计。 DDR4 电气一致性测试应用软件。北京DDR一致性测试哪里买DDR总线上需要测试的参数高达上百个,而且还需要根据信号斜率进行复杂的查表修 正。为...