MIPI显示器工作组DickLawrence在一份声明中称，“这一标准给从简单的低端设备、到高复杂性的智能电话、再到更大型手持平台的移动系统带给重大好处。移动产业一直期待着统一到一种开放标准上，而SDI提供了驱动这一转变的强制性技术。串行接口一般采用差分结构，利用几百mV的差分信号，在收发端之间传送数据。串行比并行相比：更节省PCB板的布线面积，增强空间利用率；差分信号增强了自身的EMI抗干扰能力，同时减少了对其他信号的干扰；低的电压摆幅可以做到更高的速度，更小的功耗.MIPI D-PHY信号质量测试；PCI-E测试MIPI测试检查
(3)HS信号电平判决和建立/保持时间容限(GROUP3:HS-RXVOLTAGEANDSETUP/HOLDREQUIREMENTS):其中包含了被测件对于HS信号共模电压、差分电压、单端电压、共模噪声、建立/保持时间的容限测试等。(TestIDs:2.3.1，2.3.2,2.3.3,2.3.4，2.3.5，2.3.6，2.3.7.2.3.8)
(4)HS信号时序容限测试(GROUP4:HS-RXTIMERREQUIREMENTS):其中包含了对于HS和LP间状态切换时的一系列时序参数的容限测试。(TestIDs;2.4.1，2.4.22.4.3，2.4.4，2.4.5，2.4.6,2.4.7,2.4.8,2.4.9,2.4.10,2.4.11)
D-PHY的接收端测试中，需要用到多通道的码型发生以产生多通道的D-PHY的信号，码型发生器需要在软件的控制下改变HS/LP信号的电平、偏置、注入噪声、改变时序关系等。图13.13是以Agilent公司的81250并行误码仪平台构建的一套D-PHY信号的接收容限测试系统。 PCI-E测试MIPI测试检查Global Operation的测试；
如何测试电接口信令？
数据在HS模式下传送，在线路空闲时，发射机切换到低功率模式，以便节能。在高速(HS)模式下，差分电压最小值是140mV，标称值是200mV，比较大值是270mV，数据速率扩展到比较大2.5Gb/s。HS模式由两种可能状态组成：Differential-0(HS-0)和Differential-1(HS-1)。在低功率(LP)模式下，信令采用两条单端线路，摆幅为1.2V，比较大运行数据速率为10Mb/s。数据+(Dp)线路和数据-(Dn)线路相互独立。每条线路可以有两种状态：0和1，这会导致LP模式，其有四种可能的状态：LP-00,LP-01,LP-10,LP-11。
MIPI-DS
IMIPI-DSI是一种应用于显示技术的串行接口，兼容DPI(显示像素接口，Display Pixel Interface)、DBI(显示总线接口，Display Bus Interface)和DCS(显示命令集，Display Command Set)，以串行的方式发送像素信息或指令给外设，而且从外设中读取状态信息或像素信息，而且在传输的过程中享有自己的通信协议，包括数据包格式和纠错检错机制。下图所示的是MIPI-DSI接口的简单示意图。MIPI-DSI具备高速模式和低速模式两种工作模式，全部数据通道都可以用于单向的高速传输，但只有个数据通道才可用于低速双向传输，从属端的状态信息、像素等格式通过该数据通道返回。时钟通道于在高速传输数据的过程中传输同步时钟信号。此外，一个主机端可允许同时与多个从属端进行通信。 MIPI 速率和帧率的关系;
数据通路[D0:D3]的D0通路是双向通路，用于总线周转(BTA)功能。在主发射机要求外设响应时，它会在传输的数据包时向其PHY发出一个请求，告诉PHY层在传输结束(EoT)后确认总线周转(BTA)命令。其余通路和时钟都是单向的，数据在不同通路中被剥离。例如，个字节将在D0上传送，然后第二个字节将在D1上传送，依此类推，第五个字节将在D0上传送。根据设计要求，数据通路结构可以从一路扩充到四路。图3是1时钟3路系统上的数据剥离图。每条通路有一个的传输开始(SoT)和传输结束(EoP)，SoT在所有通路之间同步。但是，某些通路可能会在其他通路之前先完成HS传输(EoT)。时钟线的LP信号质量测试；PCI-E测试MIPI测试检查
MIPI接口高速接收电路设计；PCI-E测试MIPI测试检查
MIPI是一个比较新的标准，其规范也在不断修改和改进，目前比较成熟的接口应用有DSI(显示接口)和CSI（摄像头接口）。CSI/DSI分别是指其承载的是针对Camera或Display应用，都有复杂的协议结构。以DSI为例，其协议层结构如下:
CSI/DSI的物理层（PhyLayer）由专门的WorkGroup负责制定，其目前的标准是D-PHY。D-PHY采用1对源同步的差分时钟和1～4对差分数据线来进行数据传输。数据传输采用DDR方式，即在时钟的上下边沿都有数据传输。
D-PHY的物理层支持HS(HighSpeed)和LP(LowPower)两种工作模式。HS模式下采用低压差分信号，功耗较大，但是可以传输很高的数据速率（数据速率为80M～1Gbps）；LP模式下采用单端信号，数据速率很低（<10Mbps），但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据（如图像）时可以高速传输，而在不需要大数据量传输时又能够减少功耗。
CSI接口
CSI-2是一个单或双向差分串行界面，包含时钟和数据信号。CSI-2的层次结构：CSI-2由应用层、协议层、物理层组成。
协议层包含三层：
像素/字节打包/解包层，
LLP(LowLevelProtocol)层， PCI-E测试MIPI测试检查
