解决方案DDR测试维保

DDR测试

除了DDR以外，近些年随着智能移动终端的发展，由DDR技术演变过来的LPDDR(Low-PowerDDR,低功耗DDR)也发展很快。LPDDR主要针对功耗敏感的应用场景，相对于同一代技术的DDR来说会采用更低的工作电压，而更低的工作电压可以直接减少器件的功耗。比如LPDDR4的工作电压为1.1V,比标准的DDR4的1.2V工作电压要低一些，有些厂商还提出了更低功耗的内存技术，比如三星公司推出的LPDDR4x技术，更是把外部I/O的电压降到了0.6V。但是要注意的是，更低的工作电压对于电源纹波和串扰噪声会更敏感，其电路设计的挑战性更大。除了降低工作电压以外，LPDDR还会采用一些额外的技术来节省功耗，比如根据外界温度自动调整刷新频率(DRAM在低温下需要较少刷新)、部分阵列可以自刷新，以及一些对低功耗的支持。同时，LPDDR的芯片一般体积更小，因此占用的PCB空间更小。 主流DDR内存标准的比较；解决方案DDR测试维保

DDR测试

在进行接收容限测试时，需要用到多通道的误码仪产生带压力的DQ、DQS等信号。测试中被测件工作在环回模式，DQ引脚接收的数据经被测件转发并通过LBD引脚输出到误码仪的误码检测端口。在测试前需要用示波器对误码仪输出的信号进行校准，如DQS与DQ的时延校准、信号幅度校准、DCD与RJ抖动校准、压力眼校准、均衡校准等。图5.21展示了一整套DDR5接收端容限测试的环境。

克劳德高速数字信号测试实验室

地址：深圳市南山区南头街道中祥路8号君翔达大厦A栋2楼H区 信息化DDR测试高速信号传输DDR4规范里关于信号建立；

DDR测试

DDR信号的要求是针对DDR颗粒的引脚上的，但是通常DDR芯片采用BGA封装，引脚无法直接测试到。即使采用了BGA转接板的方式，其测试到的信号与芯片引脚处的信号也仍然有一些差异。为了更好地得到芯片引脚处的信号质量，一种常用的方法是在示波器中对PCB走线和测试夹具的影响进行软件的去嵌入(De-embedding)操作。去嵌入操作需要事先知道整个链路上各部分的S参数模型文件(通常通过仿真或者实测得到),并根据实际测试点和期望观察到的点之间的传输函数，来计算期望位置处的信号波形，再对这个信号做进一步的波形参数测量和统计。图5.15展示了典型的DDR4和DDR5信号质量测试环境，以及在示波器中进行去嵌入操作的界面。

DDR测试信号和协议测试

DDR4一致性测试工作台（用示波器中的一致性测试软件分析DDR仿真波形）对DDR5来说，设计更为复杂，仿真软件需要帮助用户通过应用IBIS模型针对基于DDR5颗粒或DIMM的系统进行仿真验证，比如仿真驱动能力、随机抖动/确定性抖动、寄生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4tapsDFE(4抽头判决反馈均衡)等。

克劳德高速数字信号测试实验室

地址：深圳市南山区南头街道中祥路8号君翔达大厦A栋2楼H区 DDR测试眼图测试时序测试抖动测试；

2.PCB的叠层（stackup）和阻抗对于一块受PCB层数约束的基板（如4层板）来说，其所有的信号线只能走在TOP和BOTTOM层，中间的两层，其中一层为GND平面层，而另一层为VDD平面层，Vtt和Vref在VDD平面层布线。而当使用6层来走线时，设计一种拓扑结构变得更加容易，同时由于Power层和GND层的间距变小了，从而提高了电源完整性。互联通道的另一参数阻抗，在DDR2的设计时必须是恒定连续的，单端走线的阻抗匹配电阻50Ohms必须被用到所有的单端信号上，且做到阻抗匹配，而对于差分信号，100Ohms的终端阻抗匹配电阻必须被用到所有的差分信号终端，比如CLOCK和DQS信号。另外，所有的匹配电阻必须上拉到VTT，且保持50Ohms，ODT的设置也必须保持在50Ohms。在DDR3的设计时，单端信号的终端匹配电阻在40和60Ohms之间可选择的被设计到ADDR/CMD/CNTRL信号线上，这已经被证明有很多的优点。而且，上拉到VTT的终端匹配电阻根据SI仿真的结果的走线阻抗，电阻值可能需要做出不同的选择，通常其电阻值在30-70Ohms之间。而差分信号的阻抗匹配电阻始终在100Ohms。DDR协议检查后生成的测试报告；信息化DDR测试高速信号传输

DDR平均速率以及变化情况；解决方案DDR测试维保

DDR测试

DDR4/5与LPDDR4/5的信号质量测试由于基于DDR颗粒或DDRDIMM的系统需要适配不同的平台，应用场景千差万别，因此需要进行详尽的信号质量测试才能保证系统的可靠工作。对于DDR4及以下的标准来说，物理层一致性测试主要是发送的信号质量测试；对于DDR5标准来说，由于接收端出现了均衡器，所以还要包含接收测试。DDR信号质量的测试也是使用高带宽的示波器。对于DDR的信号，技术规范并没有给出DDR信号上升/下降时间的具体参数，因此用户只有根据使用芯片的实际快上升/下降时间来估算需要的示波器带宽。通常对于DDR3信号的测试，推荐的示波器和探头的带宽在8GHz;DDR4测试建议的测试系统带宽是12GHz;而DDR5测试则推荐使用16GHz以上带宽的示波器和探头系统。 解决方案DDR测试维保